崗位職責
1.負責SOC頂層集成工作2.根據產品需求基于公司RISC-V CPU內核進行SOC的頂層設計和集成各類IP3.微架構和實現4.能夠在功能性能功率和面積要求之間做出合理的權衡5.參與設計和代碼審查6.能夠計劃和跟蹤任務以達到目標日期7.優化芯片的時鐘及功耗8.為模擬仿真過程中的芯片功能和性能調試提供支持
崗位要求
1.電子計算機物理數學等相關理工科專業碩士或博士學歷2.優先考慮對PCIE協議有經驗的候選人3.具備使用System Verilog進行RTL設計的經驗4.能熟練使用python/perl等腳本進行開發工作5.具備功耗優化相關知識6.對RISC-V指令集CPU體系架構存儲器分級體系有所了解將優先考慮7.熟悉常見的總線協議如CHI, AXIAHBAPB等有能力進行總線的開發及實現工作8.熟練掌握I2C,SPI,I2S,UART等慢速外設的集成9.熟悉DDRSDIO等高速外設的集成10.熟悉數字電路的全流程設計包括從前端文檔RTL設計驗證到后端實現封裝及PCB板的設計以及回片后的樣片測試能主導/協調解決在全流程設計過程中碰到的實際工程問題11.熟悉仿真技術為佳如ZebuFPGA
1.負責SOC頂層集成工作2.根據產品需求基于公司RISC-V CPU內核進行SOC的頂層設計和集成各類IP3.微架構和實現4.能夠在功能性能功率和面積要求之間做出合理的權衡5.參與設計和代碼審查6.能夠計劃和跟蹤任務以達到目標日期7.優化芯片的時鐘及功耗8.為模擬仿真過程中的芯片功能和性能調試提供支持
崗位要求
1.電子計算機物理數學等相關理工科專業碩士或博士學歷2.優先考慮對PCIE協議有經驗的候選人3.具備使用System Verilog進行RTL設計的經驗4.能熟練使用python/perl等腳本進行開發工作5.具備功耗優化相關知識6.對RISC-V指令集CPU體系架構存儲器分級體系有所了解將優先考慮7.熟悉常見的總線協議如CHI, AXIAHBAPB等有能力進行總線的開發及實現工作8.熟練掌握I2C,SPI,I2S,UART等慢速外設的集成9.熟悉DDRSDIO等高速外設的集成10.熟悉數字電路的全流程設計包括從前端文檔RTL設計驗證到后端實現封裝及PCB板的設計以及回片后的樣片測試能主導/協調解決在全流程設計過程中碰到的實際工程問題11.熟悉仿真技術為佳如ZebuFPGA
職位類別： 系統工程師
舉報溫馨提示
- 你可能感興趣的職位
- 最近瀏覽記錄
-
0.5-1.2萬/月
-
1-2萬/月
-
1-2萬/月
-
1-2萬/月
-
6-8千/月
-
0.8-1萬/月
-
1-2萬/月
-
1-2萬/月
暫沒有相關信息
- 公司規模：50-99人
- 公司性質：0
- 所屬行業：電力、電氣、自動化、熱力、鍋爐、照明、電池、電源、電纜、光電等
- 聯系人：曾源
- 手機：會員登錄后才可查看
- 郵箱：會員登錄后才可查看
- 郵政編碼：
工作地址
- 地址：深圳市前海深港合作區南山街道夢海大道5188號前海深港青年夢工場北區14棟501
